IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Tetsujiro KONDO, et al.				GAU:	Unassigned			
SERIAL NO: New Utility Application				EXAMINER	R: Unassigned			
FILED:	Herewith							
FOR:	DATA FORMAT TRAN	SCODING APPARATUS	AND ASSO	CIATED METI	HOD			
REQUEST FOR PRIORITY								
	IONER FOR PATENTS PRIA, VIRGINIA 22313							
SIR:								
	nefit of the filing date of U. ons of 35 U.S.C. §120.	S. Application Serial Numl	per , fil	ed , is cla	imed pursuant to the			
☐ Full ber §119(e)		U.S. Provisional Application Application No.		ed pursuant to t te Filed	he provisions of 35 U.S.C.			
	ents claim any right to prior visions of 35 U.S.C. §119,	rity from any earlier filed ap as noted below.	oplications to	which they may	be entitled pursuant to			
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:								
COUNTRY Japan	<u> </u>	APPLICATION NUMB 2002-266328	<u>BER</u>	MONTH/DA September 12				
Certified copies of the corresponding Convention Application(s) are submitted herewith								
☐ will be submitted prior to payment of the Final Fee								
☐ were filed in prior application Serial No. filed								
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.								
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and								
☐ (B) Application Serial No.(s)								
☐ are submitted herewith								
□ will be submitted prior to payment of the Final Fee								
			Respect	fully Submitted	,			
			MAIER	I, SPIVAK, Mc & NEUSTADT Luttle				
Customer	Number		,	tion No. 40,0°	74			
2285	50							
Tel. (703) 413-	3000		Scott A	McKeown				
Fax. (703) 413-2220 (OSMMN 05/03)				Registration No. 42,866				

日 本 国 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月12日

出願

Application Number:

特願2002-266328

[ST.10/C]:

[JP2002-266328]

出 人 Applicant(s):

ソニー株式会社

2003年 5月27日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

0100705504

【提出日】

平成14年 9月12日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 5/00

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

近藤 哲二郎

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号。ソニー株式会社

内

【氏名】

西片 丈晴

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

近岡 志津男

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

山元 左近

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】 032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708842

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 データ処理装置およびデータ処理方法、記録媒体、並びにプログラム

【特許請求の範囲】

【請求項1】 入力データに予測係数を用いて所定の予測演算を施すデータ 処理装置において、

学習を行うことにより求められた第1の予測係数を保持する第1の保持手段と

前記第1の予測係数の変換を指示する指示手段と、

前記指示手段により変換が指示された場合、所定の変換方式に基づいて、前記 第1の保持手段により保持されている前記第1の予測係数から第2の予測係数を 演算する第1の演算手段と

を備えることを特徴とするデータ処理装置。

【請求項2】 前記第1の演算手段は、前記指示手段により変換が指示された場合、前記第2の予測係数を演算して出力し、前記指示手段により変換が指示されない場合、前記第2の予測係数を演算せずに、前記第1の予測係数をそのまま出力し、

前記第1の演算手段により出力された前記第1の予測係数または前記第2の予 測係数を保持する第2の保持手段をさらに備える

ことを特徴とする請求項1に記載のデータ処理装置。

【請求項3】 前記入力データからクラスを決定するための第1のデータを抽出する第1の抽出手段と、

前記第1の抽出手段により抽出された前記第1のデータに基づいて、前記クラスを決定する決定手段と、

前記入力データから演算するための第2のデータを抽出する第2の抽出手段と

前記第2の抽出手段により抽出された前記第2のデータと、前記第2の保持手段により保持されている前記第1の予測係数または前記第2の予測係数に基づいて、出力データを演算する第3の演算手段と

をさらに備え、

前記第2の保持手段は、前記決定手段により決定された前記クラスに対応する 前記第1の予測係数または前記第2の予測係数を前記第3の演算手段に供給する ことを特徴とする請求項2に記載のデータ処理装置。

【請求項4】 前記第1の予測係数は、前記入力データに対応する生徒信号としての第3のデータと、前記出力データに対応する教師信号としての第4のデータに基づき、前記クラス毎に演算された予測係数である

ことを特徴とする請求項3に記載のデータ処理装置。

【請求項5】 前記入力データは、コンポジット信号のデータであり、 前記出力データは、コンポーネント信号のデータまたはコンポーネント信号のデ ータを前記変換方式で変換したデータである

ことを特徴とする請求項3に記載のデータ処理装置。

【請求項6】 外部より入力されたデータと、前記第3の演算手段により生成された前記出力データの一方を選択し、デコードするデコード手段をさらに備える

ことを特徴とする請求項3に記載のデータ処理装置。

【請求項7】 前記指示手段は、前記変換方式もさらに指示し、

前記第1の演算手段は、前記指示手段により指示された前記変換方式に基づいて、前記第1の保持手段により保持されている前記第1の予測係数から前記第2の予測係数を演算する

ことを特徴とする請求項1に記載のデータ処理装置。

【請求項8】 前記第1の演算手段は、前記変換方式に対応する変換式を保持し、前記指示手段により指示された前記変換方式に応じて、前記変換式を選択する第3の保持手段を備え、前記第3の保持手段により保持された前記変換式に基づいて、前記第1の予測係数から前記第2の予測係数を演算する

ことを特徴とする請求項7に記載のデータ処理装置。

【請求項9】 前記第3の保持手段は、前記変換方式に対応する前記変換式 として、直交変換に対応する変換式を保持する

ことを特徴とする請求項8に記載のデータ処理装置。

【請求項10】 入力データに予測係数を用いて所定の予測演算を施すデータ処理装置のデータ処理方法において、

保持されている、学習を行うことにより求められた第1の予測係数の変換を指示する指示ステップと、

前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第1の予測係数から第2の予測係数を演算する演算ステップと

を含むことを特徴とするデータ処理方法。

【請求項11】 入力データに予測係数を用いて所定の予測演算を施すプログラムであって、

保持されている、学習を行うことにより求められた第1の予測係数の変換を指示する指示ステップと、

前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第1の予測係数から第2の予測係数を演算する演算ステップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。

【請求項12】 入力データに予測係数を用いて所定の予測演算を施すプログラムであって、

保持されている、学習を行うことにより求められた第1の予測係数の変換を指示する指示ステップと、

前記指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている前記第1の予測係数から第2の予測係数を演算する演算ステップと

をコンピュータに実行させることを特徴とするプログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、データ処理装置およびデータ処理方法、記録媒体、並びにプログラ

ムに関し、特に、入力データを他の形式のデータに変換した後、さらに直交変換が施された信号に変換する場合に用いて好適なデータ処理装置およびデータ処理 方法、記録媒体、並びにプログラムに関する。

[0002]

【従来の技術】

従来のNTSC (National Television System Committee) 方式のテレビジョン信号のデコーダは、信号が輝度信号 Y にクロマ信号 C を平衡変調して多重化を行ってエンコードされるため、輝度信号 Y とクロマ信号 C とを分離 (Y/C)分離) する構成となっている(例えば、特許文献 1 参照)。

[0003]

また、MPEG(Moving Picture Experts Group)方式の映像信号のデコーダは、信号をブロック単位に区切り、DCT (Discrete Cosine Transform) を行った後で、量子化やジグザグスキャン等を行いエンコードされるため、テーブルに基づいて量子化データを求め、IDCT(Inverse Discrete Cosine Transform)を行う構成となっている(例えば、特許文献 2 参照)。

[0004]

【特許文献1】

特開2000-138949号公報(第3ページ、図1)

[0005]

【特許文献2】

特開2001-320277号公報(第15-第16ページ、図20)

[0006]

【発明が解決しようとする課題】

このように、エンコードされた信号をデコードする場合、デコーダの構成をエンコーダの構成(処理)に合わせる必要があるため、1つの装置で、複数のエンコード方式の入力信号を処理させようとした場合、各エンコード方式に合わせたデコーダを用意しなければならず、装置全体としての規模が増大するという課題があった。

[0007]

本発明は、このような状況に鑑みてなされたものであり、入力信号をデコードする際、規模を大きくすることなく、1つの装置で2つ以上の異なる形式の信号を生成することができるようにするものである。

[0008]

【課題を解決するための手段】

本発明のデータ処理装置は、学習を行うことにより求められた第1の予測係数を保持する第1の保持手段と、第1の予測係数の変換を指示する指示手段と、指示手段により変換が指示された場合、所定の変換方式に基づいて、第1の保持手段により保持されている第1の予測係数から第2の予測係数を演算する第1の演算手段とを備えることを特徴とする。

[0009]

第1の演算手段は、指示手段により変換が指示された場合、第2の予測係数を 演算して出力し、指示手段により変換が指示されない場合、第2の予測係数を演 算せずに、第1の予測係数をそのまま出力し、第1の演算手段により出力された 第1の予測係数または第2の予測係数を保持する第2の保持手段をさらに備える ようにすることができる。

[0010]

入力データからクラスを決定するための第1のデータを抽出する第1の抽出手段と、第1の抽出手段により抽出された第1のデータに基づいて、クラスを決定する決定手段と、入力データから演算するための第2のデータを抽出する第2の抽出手段と、第2の抽出手段により抽出された第2のデータと、第2の保持手段により保持されている第1の予測係数または第2の予測係数に基づいて、出力データを演算する第3の演算手段とをさらに備え、第2の保持手段は、決定手段により決定されたクラスに対応する第1の予測係数または第2の予測係数を第3の演算手段に供給するようにすることができる。

[0011]

第1の予測係数は、入力データに対応する生徒信号としての第3のデータと、 出力データに対応する教師信号としての第4のデータに基づき、クラス毎に演算 された予測係数であるようにすることができる。

[0012]

入力データは、コンポジット信号のデータであり、出力データは、コンポーネント信号のデータまたはコンポーネント信号のデータを変換方式で変換したデータであるようにすることができる。

[0013]

外部より入力されたデータと、第3の演算手段により生成された出力データの一方を選択し、デコードするデコード手段をさらに備えるようにすることができる。

[0014]

指示手段は、変換方式もさらに指示し、第1の演算手段は、指示手段により指示された変換方式に基づいて、第1の保持手段により保持されている第1の予測係数から第2の予測係数を演算するようにすることができる。

[0015]

第1の演算手段は、変換方式に対応する変換式を保持し、指示手段により指示された変換方式に応じて、変換式を選択する第3の保持手段を備え、第3の保持手段により保持された変換式に基づいて、第1の予測係数から第2の予測係数を演算するようにすることができる。

[0016]

第3の保持手段は、変換方式に対応する変換式として、直交変換に対応する変換式を保持するようにすることができる。

[0017]

本発明のデータ処理方法は、保持されている、学習を行うことにより求められた第1の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第1の予測係数から第2の予測係数を演算する演算ステップとを含むことを特徴とする。

[0018]

本発明の記録媒体のプログラムは、保持されている、学習を行うことにより求められた第1の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第1

の予測係数から第2の予測係数を演算する演算ステップとを含むことを特徴とする。

[0019]

本発明のプログラムは、保持されている、学習を行うことにより求められた第 1 の予測係数の変換を指示する指示ステップと、指示ステップの処理により変換が指示された場合、所定の変換方式に基づいて、保持されている第1の予測係数 から第2の予測係数を演算する演算ステップとをコンピュータに実行させることを特徴とする。

[0020]

本発明においては、学習を行うことにより求められた第1の予測係数の変換が 指示された場合、所定の変換方式に基づいて、保持されている第1の予測係数か ら第2の予測係数が演算される。

[0021]

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照して説明する。図1は、本発明を適用した画像情報変換システムの構成を示している。この画像情報変換システムは、NTSC信号のコンポジット信号が入力される入力端子11、クラス分類適応処理回路12、輝度信号Y、色差信号R-Y、色差信号B-Yがそれぞれ出力される出力端子13A乃至15A、並びに、輝度信号Y、色差信号R-Y、色差信号B-Yをそれぞれ直交変換した信号T(Y)、T(R-Y)、T(B-Y)を出力する端子13B乃至15Bから構成されている。

[0022]

入力端子11から入力されたNTSC信号のコンポジット信号は、クラス分類適応処理回路12に供給され、輝度信号Y、色差信号R-Y、色差信号B-Yのコンポーネント信号をさらに直交変換した直交変換信号T(Y)、T(R-Y)、T(B-Y)に変換される。それぞれの信号は、出力端子13A乃至15A、または出力端子13B乃至15Bから出力される。なお、出力端子13A乃至15Aと出力端子13B乃至15Bは共通としてもよい。

[0023]

図2は、クラス分類適応処理回路12の構成例を示すブロック図である。入力されたコンポジット信号は、ブロック抽出部31とブロック抽出部34に供給される。ブロック抽出部31は、供給された信号から、予め指定されたブロックの画素データ(クラスタップ)を抽出し、画素位置モード出力部32に出力する。画素位置モード出力部32は、入力されたブロックの画素データ(クラスタップ)から、予測値を算出する画素位置のモード(クラス)を出力し、係数メモリ33に供給する。

[0024]

種係数メモリ36は、種係数(その詳細は後述する)を予め記憶している。係 数演算部37は、ユーザが指定部38を操作することで指定した変換方式に対応 する変換方式選択信号に基づいて、種係数メモリ36から供給された種係数から 予測係数を演算する。係数メモリ33は、係数演算部37により演算された係数 を記憶する。係数メモリ33はまた、画素位置モード出力部32から画素位置モ ードが入力されると、画素位置モードに応じた予測係数を選択し、その係数を予 測演算部35に供給する。

[0025]

ブロック抽出部34は、入力されたコンポジット信号から、コンポーネント信号を予測生成するために必要なブロックの画素データ(以下、予測タップと称する)を抽出し、予測演算部35に出力する。

[0026]

予測演算部35は、ブロック抽出部34から入力された予測タップと、係数メモリ33から入力された予測係数を用いて予測演算を行い、コンポーネント信号を出力するか、またはコンポーネント信号をさらに直交変換した信号(コンポーネント変換信号)を出力する。

[0027]

クラス分類適応処理回路 1 2 の予測演算処理を、図3 のフローチャートを参照 して説明する。ステップ S 1 において、ブロック抽出部 3 4 は、コンポジット信 号から予測タップを抽出する。ステップ S 2 において、ブロック抽出部 3 1 は、 コンポジット信号からクラスタップを抽出する。ステップS3において、画素位置モード出力部32は、クラスタップから、予測値を算出する画素位置のモード(その詳細は、図7を参照して後述する)を決定する。ステップS4において、予測演算部35は、画素位置モードに対応する予測係数を係数メモリ33から取得する。なお、このとき係数メモリ33には、図10と図11を参照して後述する予測係数演算処理を予め行なうことで、実際に使用される所定の予測係数が記憶されている。ステップS5において、予測演算部35は、入力された予測係数と予測タップに基づいて、出力信号を予測演算し、処理を終了する。

[0028]

図4は、種係数メモリ36に記憶される種係数を学習する学習装置50の構成例を示す。学習装置50には、輝度信号Y、色差信号R-Y、色差信号B-Yからなる教師信号としてのコンポーネント信号が入力され、ブロック抽出部51とNTSCエンコーダ52に供給される。

[0029]

ブロック抽出部 5 1 は、入力された教師信号から、予め指定されたブロック領域のデータを抽出し、ブロック内データ出力部 5 5 に出力する。

[0030]

NTSCエンコーダ52は、入力された教師信号をエンコードして、生徒信号としてのNTSC信号のコンポジット信号を生成し、ブロック抽出部53とブロック抽出部56に出力する。ブロック抽出部53は、供給された生徒信号から、クラスタップを抽出し、画素位置モード出力部54に出力する。画素位置モード出力部54は、入力されたクラスタップから、画素位置モードを出力し、ブロック内データ出力部55と正規方程式生成部57に供給する。ブロック内データ出力部55は、画素位置モード出力部54から入力された画素位置モードに対応する、ブロック抽出部51から入力された教師信号の画素データを正規方程式生成部57に出力する。

[0031]

ブロック抽出部56は、入力された生徒信号のブロックから、予測タップを抽出し、正規方程式生成部57に出力する。

[0032]

正規方程式生成部57は、ブロック内データ出力部55から入力された教師信号の画素データと、ブロック抽出部56から入力された生徒信号の予測タップから、画素位置モード出力部54から入力された画素位置モード毎に、正規方程式を生成し、係数決定部58に出力する。係数決定部58は、供給された正規方程式から係数(種係数)を演算し、種係数を種係数メモリ36に記憶する。

[0033]

学習装置50の種係数決定処理を、図5と図6のフローチャートを参照して詳細に説明する。ステップS31において、ブロック抽出部51は、教師信号から所定のブロック(予め指定されたブロック)のデータを抽出する。ステップS32において、NTSCエンコーダ52は、教師信号をエンコードし、NTSC方式のコンポジット信号(生徒信号)を生成する。ステップS33において、ブロック抽出部53は、生徒信号(エンコードされた教師信号)からクラスタップを抽出する。ステップS34において、画素位置モード出力部54は、クラスタップから画素位置モードを決定する。ステップS35において、ブロック内データ出力部55は、ブロック抽出部51から供給された教師信号の所定のブロックのデータから、画素位置モードに対応する教師信号のブロックの画素データを抽出する。

[0034]

ステップS36において、ブロック抽出部56は、生徒信号から予測タップを抽出する。ステップS37において、正規方程式生成部57は、予測タップと教師信号のブロックの画素データに基づいて、画素位置モード毎に正規方程式を生成する。ステップS38において、係数決定部58は、正規方程式を演算し、種係数を決定する。ステップS39において、係数決定部58は、決定した種係数を種係数メモリ36に記憶し、処理は終了する。

[0035]

なお、この学習装置に基づく種係数の決定と、種係数メモリ36への記億処理 は、クラス分類適応処理回路12のメーカにより実行される。

[0036]

例えば、図7Aに示されるように、3×8個の予測タップのブロック72から

、画素位置モードに対応する1×8個の教師信号のブロック71に対応する、図中×印が付されている位置の1×8個の画素を予測生成する場合、1つのブロックから予測生成する画素データは8つあるため、画素位置モードは8つ(i=1,2,3,・・・,8)存在する。したがって、正規方程式は、以下の式によって8つ生成される。

【数1】

$$y_i = \sum a_{ij} x_j \qquad \cdots \qquad (1)$$

[0037]

なお、式 (1) において、図 7 B に示されるように、y は教師信号の画素値であり、x は予測タップの画素値である。また、a は種係数である。i $(i=1, 2, 3, \cdots, 8)$ は、教師信号の画素を表し、j $(j=1, 2, 3, \cdots, 24)$ は、生徒信号の画素を表す。

[0038]

このように、信号をブロック単位で区切り、ブロック毎に順次処理させることで、画素位置モードに応じた正規方程式が生成され、最終的に求まった正規方程式を解くことによって、種係数 a が決定される。なお、生成された正規方程式の数が種係数 a を求めるのに不十分である場合、例えば、最小 2 乗法を用いて正規方程式を解き、種係数 a が求められる。

[0039]

ここで、 1×8 の教師信号のブロックに対して、アダマール変換が行われた例を図8に示す。教師信号のブロックの画素値 y_1 乃至 y_8 をアダマール変換した値が、 y_1 '乃至 y_8 'である。 y_1 '乃至 y_8 'は、以下の式で表される。

【数2】

[0040]

また、 1×8 の教師信号のブロックに対して、DCTが行われた例を図9に示す。教師信号のブロックの画素値 y_1 乃至 y_8 をDCTした値が、 y_1 "乃至 y_8 "である。 y_1 "乃至 y_8 "は、以下の式で表される。

【数3】

$$\begin{pmatrix}
y_{1} \\
y_{2} \\
y_{3} \\
y_{4} \\
y_{5} \\
y_{6} \\
y_{7} \\
y_{8}
\end{pmatrix} = C(i, j) \begin{pmatrix}
y_{1} \\
y_{2} \\
y_{3} \\
y_{4} \\
y_{5} \\
y_{6} \\
y_{7} \\
y_{8}
\end{pmatrix} \cdots (3)$$

[0041]

なお、式(3)において、C(i,j)は、iとjが、それぞれ、1, 2, 3, \cdots 8の 8×8 の行列であり、

j = 1 ではない場合、

【数4】

$$C(i, j) = \frac{1}{2} \cos \frac{(2i-1)(j-1)\pi}{16} \qquad (4)$$

で表され、

j=1 の場合、

【数 5 】

$$C(i, j) = \frac{1}{2\sqrt{2}} \qquad \cdots (5)$$

で表される。

[0042]

このように、変換方式がアダマール変換やDCT等の直交変換である場合、式(2)と式(3)に示されるように、教師信号のブロックの画素値 \mathbf{y}_1 乃至 \mathbf{y}_8 の変換信号(アダマール変換した信号 \mathbf{y}_1 '乃至 \mathbf{y}_8 'またはDCTした信号 \mathbf{y}_1 " 乃至 \mathbf{y}_8 ")が、教師信号の画素値 \mathbf{y}_1 乃至 \mathbf{y}_8 の線形和で表されるので、教師信号のブロックの画素値 \mathbf{y}_1 乃至 \mathbf{y}_8 の予測係数から、変換後の教師信号(いまの場合、 \mathbf{y}_1 '乃至 \mathbf{y}_8 'または \mathbf{y}_1 " 乃至 \mathbf{y}_8 ")の予測係数を求めることができる。

即ち、図8に示されるように、教師信号のブロックの画素値 y_1 乃至 y_8 をアダマール変換した値を、 y_1 ,乃至 y_8 ,とした場合、例えば、 y_1 ,は、以下の式で表される。

【数 6】

$$y'_1 = \frac{1}{\sqrt{8}} (y_1 + y_2 + y_3 + y_4 + y_5 + y_6 + y_7 + y_8)$$
 (6)

[0044]

したがって、 \mathbf{y}_1 'の予測係数は、所定の1つの生徒信号の \mathbf{y}_1 予測時の種係数を \mathbf{a} 、同様に \mathbf{y}_2 予測時の種係数を \mathbf{b} 、 \mathbf{y}_3 予測時の種係数を \mathbf{c} 、 \mathbf{y}_4 予測時の種係数を \mathbf{d} 、 \mathbf{y}_5 予測時の種係数を \mathbf{e} 、 \mathbf{y}_6 予測時の種係数を \mathbf{f} 、 \mathbf{y}_7 予測時の種係数を \mathbf{g} 、 \mathbf{y}_8 予測時の種係数を \mathbf{h} とした時、以下の式で表される。

【数7】

$$\frac{1}{\sqrt{8}}(a+b+c+d+e+f+g+h) \qquad \cdots \qquad (7)$$

[0045]

式(7)と同様に、式(2)より、 y_2 '乃至 y_8 'の予測係数も演算すると、所定の1つの生徒信号の y_1 '乃至 y_8 '予測時の予測係数 a '乃至h 'は、 y_1 乃至 y_8 予測時の予測係数 a 乃至h を用いて、以下の式で表される。

【数8】

[0046]

また、図 9 に示されるように、教師信号のブロックの画素値 y_1 乃至 y_8 にDCT をした値を、 y_1 " 乃至 y_8 " とした場合、所定の 1 つの生徒信号の y_1 " 乃至 y_8 " 予測時の予測係数 a " 乃至 h" は、 y_1 乃至 y_8 予測時の予測係数 a 乃至 h を用いて、以下の式で表される。

【数9】

$$\begin{pmatrix} a"\\b"\\c"\\d"\\f"\\g"\\h" \end{pmatrix} = C(i,j) \begin{pmatrix} a\\b\\c\\d\\e\\f\\g\\h \end{pmatrix}$$
 ... (9)

なお、式(9) において、C(i,j)は、iとjが、それぞれ、1, 2, 3, \cdots 8の8×8の行列であり、j=1ではない場合、

【数10】

$$C(i, j) = \frac{1}{2} \cos \frac{(2i-1)(j-1) \pi}{16} \qquad \cdots \qquad (10)$$

で表され、j=1の場合、

【数11】

$$C(i, j) = \frac{1}{2\sqrt{2}} \qquad \cdots \qquad (11)$$

で表される。

[0047]

したがって、図2のクラス分類適応処理回路12の係数演算部37を、図10に示されるような構成にすることにより、種係数から、入力信号を予測演算するための係数(予測係数)を求めることができる。なお、変換行列メモリ91には、予め各種変換を行う変換行列が記憶されている。例えば、上述した式(8)のアダマール変換のための変換行列、または、式(9)のDCTのための変換行列が記憶されている。

即ち、ユーザが指定部38を操作することで指定した変換方式選択信号が変換 行列メモリ91に入力されると、変換行列メモリは、記憶した変換行列から、変 換方式選択信号に応じた変換行列を選択し、演算部92に出力する。また、種係 数メモリ36は、学習装置50で決定され、記憶された種係数を演算部92に出 力する。

[0049]

演算部92は、入力された変換行列と種係数に基づいて、予測係数を演算し、 係数メモリ33に出力する。

[0050]

以上においては、学習装置50がコンポーネント信号(教師信号)のY信号の 場合の種係数を求める場合について説明したが、同様の処理によって、コンポー ネント信号の色差信号R-Y, B-Yの種係数も求めることができる。

[0051]

なお、変換行列メモリ91に記憶されている変換行列が1種類である場合には 、指定部38から出力される変換方式選択信号は、その変換行列を使用するのか 、または使用しないのかを選択する信号となる。

[0052]

係数演算部37の予測係数演算処理を、図11のフローチャートを参照して詳細に説明する。この処理は、図3の予測演算処理を実行する前に、ユーザの指示に基づいて実行される。

[0053]

即ち、ユーザは、複数の変換方式のうちのいずれを使用するのかを、指定部38を操作して指定する。そこで、ステップS51において、変換行列メモリ91は、ユーザの操作に基づいて、指定部38から変換方式選択信号が入力されたか否かを判定する。変換方式選択信号が入力されたと判定された場合、変換行列メモリ91は、処理をステップS52に進め、変換方式選択信号に基づいて、記憶されている変換行列から所定の変換行列を選択する。これにより、例えば、アダマール変換のための変換行列(式(8))、または、DCTのための変換行列(式(9))が選択される。

[0054]

ステップS53において、演算部92は、種係数メモリ36から種係数を取得する。ステップS54において、演算部92は、選択された変換行列と取得された種係数に基づいて、予測係数を演算する。これにより、種係数メモリ36から読み出された種係数a乃至hから、例えば、アダマール変換のための変換行列が選択されている場合、式(8)に基づいて、係数a'乃至h'が演算され、DCTのための変換行列が選択されている場合、式(9)に基づいて、係数a"乃至h"が演算される。ステップS55において、演算部92は、演算された予測係数を係数メモリ33に記憶する。

[0055]

ステップS51において、変換方式選択信号が入力されていないと判定された場合、変換が指示されていないので、変換行列メモリ91は、処理をステップS5に進め、種係数をそのまま係数メモリ33に記憶する。

[0056]

このようにして、係数メモリ33に記憶された予測係数を用いて、図3のフローチャートを参照して説明した予測演算処理が行なわれる。その結果、変換方式が選択されていなければ、図1の出力端子13A乃至15Aから、NTSC信号の輝度信号Y、色差信号R-Y、色差信号B-Yのコンポーネント信号が出力される。例えば、アダマール変換のための変換行列が選択されている場合には、コンポーネント信号をアダマール変換した変換信号T(Y),T(R-Y),T(B-Y)が、出力端子13B乃至15Bから出力される。

[0057]

このように、本発明においては、種係数に基づいて、コンポジット信号をコンポーネント信号に変換するか、またはコンポーネント信号をさらに直交変換を施した信号に、直接変換することができる。また、変換方式毎に予測係数を学習する必要がないので、全ての変換方式の異なる予測係数を記憶しておく場合に比べて、予測係数を記憶するメモリの容量を小さくすることができる。さらに、変換行列メモリ91の変換行列を変更するだけで、異なる変換方式の予測係数が得られるように、簡単に変更することができる。

[0058]

なお、変換行列メモリ91は、記憶させる変換行列の内容を変更できるように 、外部から書き換え可能なメモリにしてもよい。

[0059]

また、上述の説明では、予測タップを3×8個のブロックに区切り、教師信号を1×8個のブロックに区切ったが、ブロックの区切り方は任意の形状でよい。

[0060]

さらに、上述の説明では、NTSC信号を、輝度信号Y、色差信号R-Y、色差信号B-Yのコンポーネント信号に対し、アダマール変換やDCT等の直交変換を行った信号に直接変換したが、学習装置で学習する際に、教師信号のブロックと生徒信号のブロックが1対1に対応し、かつ各々のブロックが他のブロックと独立

の関係にあれば、NTSC信号や映像信号だけでなく任意の信号を対象としてもよい

[0061]

上述したクラス分類適応処理回路12にデコーダを設けた画像情報変換装置の 構成例を図12のブロック図に示す。この画像情報変換装置は、例えば、テレビ ジョン受像機として構成される。

[0062]

画像情報変換装置において、NTSC信号のコンポジット信号は、クラス分類適応処理回路12に入力される。クラス分類適応処理回路12は、入力されたNTSC信号をDCTが行われたコンポーネント信号に直接変換し、MPEGデコーダ121に出力する。MPEGデコーダ121は、入力されたDCTが行われたコンポーネント信号をデコードし、コンポーネント信号を出力する。

[0063]

一方、この画像情報変換装置において、MPEG信号はMPEGデコーダ121に直接 供給される。MPEGデコーダ121は、MPEG信号をデコードして、コンポーネント 信号を出力する。

[0064]

このように、本発明のデータ処理装置にデコーダを設けることにより、様々な 方式でエンコードされた信号を1つのデコーダで処理することができる。

[0065]

なお、上述した例では、MPEG信号を用いたが、アダマール変換された信号等の他の信号とNTSC信号がともに入力される画像情報変換装置にも用いることができる。この場合、MPEGデコーダ121の代わりに、例えば、アダマール変換の逆変換を行うデコーダが用いられる。

[0066]

上述した一連の処理は、ハードウエアにより行うこともできるし、ソフトウエアにより行うこともできる。一連の処理をソフトウエアによって行う場合には、そのソフトウエアを構成するプログラムが、汎用のコンピュータ等にインストールされる。

[0067]

図13は、上述した一連の処理を実行するプログラムがインストールされるコンピュータ201の一実施の形態の構成例を示している。

[0068]

コンピュータ201は、CPU (Central Processing Unit) 202を内蔵している。CPU202にはバス205を介して、入出力インターフェース206が接続されている。バス205には、ROM(Read Only Memory)203およびRAM(Random Access Memory)204が接続されている。

[0069]

入出力インターフェース206には、ユーザが操作するキーボード、マウス、スキャナ、マイクロホン等の入力デバイスで構成される入力部207、ディスプレイ、スピーカ、プリンタ、プロッタ等の出力デバイスで構成される出力部208が接続されている。また、入出力インターフェース206には、プログラムや各種データを格納するハードディスクドライブ等よりなる記憶部209、およびインターネットを含む各種のネットワークを介してデータを通信する通信部210が接続される。

[0070]

さらに、入出力インターフェース206には、リムーバブルメモリ212など の記録媒体に対してデータを読み書きするドライブ211が必要に応じて接続さ れる。

[0071]

このコンピュータ201に本発明を適用した画像情報変換装置としての動作を実行させる画像情報変換プログラムは、リムーバブルメモリ212に格納された状態でコンピュータ201に供給され、ドライブ211によって読み出されて、記憶部209に内蔵されるハードディスクドライブにインストールされる。記憶部209にインストールされた情報処理プログラムは、入力部207に入力されるユーザからのコマンドに対応するCPU202の指令によって、記憶部209からRAM204にロードされて実行される。

[0072]

この記録媒体は、図13に示されるように、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメモリ212などよりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM203や記憶部209に含まれるハードディスクなどで構成される。

[0073]

本明細書において、コンピュータに各種の処理を行わせるためのプログラムを 記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿っ て時系列に処理する必要はなく、並列的あるいは個別に実行される処理(例えば 、並列処理あるいはオブジェクトによる処理)も含むものである。

[0074]

【発明の効果】

以上のように、本発明によれば、入力データを他の形式のデータに変換することができる。特に複数の形式のデータのいずれかに、簡単に変換することができる。また、変換する形式の変更が容易となる。さらに、複数の方式でエンコードされた信号を1つのデコーダで処理することができる。

【図面の簡単な説明】

【図1】

本発明を適用した画像情報変換システムの構成例を示す図である。

【図2】

図1のクラス分類適応処理回路の構成例を示すブロック図である。

【図3】

図2のクラス分類適応処理回路の予測演算処理を説明するフローチャートである。

【図4】

学習装置の構成例を示すブロック図である。

【図5】

図4の学習装置の種係数決定処理を説明するフローチャートである。

【図6】

図4の学習装置の種係数決定処理を説明するフローチャートである。

【図7】

教師信号のブロックと予測タップの構成を示す図である。

【図8】

教師信号のブロックとアダマール変換後のブロックの構成を示す図である。

【図9】

教師信号のブロックとDCT後のブロックの構成を示す図である。

【図10】

図2の係数演算部の構成を示すブロック図である。

【図11】

図10の係数演算部の予測係数演算処理を説明するフローチャートである。

【図12】

画像情報変換装置の構成を示すブロック図である。

【図13】


本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。


【符号の説明】

11 入力端子, 12 クラス分類適応処理回路, 13乃至15 出力端子, 31 ブロック抽出部, 32 画素位置モード出力部, 33 係数メモリ, 34 ブロック抽出部, 35 予測演算部, 36 種係数メモリ, 37 係数演算部, 38 指定部, 50 学習装置, 51 ブロック抽出部, 52 NTSCエンコーダ, 53 ブロック抽出部, 54 画素位置モード出力部, 55 ブロック内データ出力部, 56 ブロック抽出部, 57 正規方程式生成部, 58 係数決定部, 91 変換行列メモリ, 92 演算部, 121 MPEGデコーダ, 201 コンピュータ, 202 CPU, 203 ROM, 204 RAM, 205 バス, 206 入出力インターフェース, 207 入力部, 208 出力部, 209 記憶部, 210 通信部


【書類名】図面

【図1】







【図3】








【図5】




【図6】





【図7】

図7




	x ₈	X ₁₆	X ₂₄
	χ	X ₁₅	X ₂₃
	Χ ₆	X ₁₄	X ₂₂
72 >	X5	X ₁₃ X ₁₄	X ₂₁
	X ₄	X ₁₂	X ₂₀
	X ₃	X ₁₀ X ₁₁	X ₁₈ X ₁₉
	X ₂		X ₁₈
	x ₁	x ₉	X ₁₇







【図8】




【図9】




【図10】




【図11】



【図12】



[図13]



【書類名】 要約書

【要約】

【課題】 入力データを他の形式のデータに変換した後、さらに直交変換が施された信号に変換することができるようにする。

【解決手段】 ブロック抽出部31は、コンポジット信号からクラスタップを抽出する。画素位置モード出力部32は、抽出されたクラスタップから画素位置モードを決定し、係数メモリ33に出力する。係数演算部37は、種係数メモリ36から種係数を取得し、指定部38から入力された変換方式選択信号に基づいて予測係数を演算して、係数メモリ33に記憶する。係数メモリ33は、画素位置モードに対応する予測係数を予測演算部35に供給する。ブロック抽出部34は、コンポジット信号から予測タップを抽出し、予測演算部35に出力する。予測演算部35は、予測タップと予測係数に基づいて、コンポーネント信号、またはコンポーネント変換信号を出力する。本発明は、テレビジョン受像機に適用することができる。

【選択図】 図2

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社